Please use this identifier to cite or link to this item:
http://hdl.handle.net/20.500.12984/8943
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | PORTALES GONZÁLEZ, YAIKEL | |
dc.creator | PORTALES GONZÁLEZ, YAIKEL;-POGY871013HNERNK01 | |
dc.date.issued | 2023-1 | |
dc.identifier.isbn | 2401371 | |
dc.identifier.uri | http://hdl.handle.net/20.500.12984/8943 | - |
dc.description | Tesis de Maestría en Electrónica | |
dc.description.abstract | Diversos defectos en la manufactura de los circuitos integrados pueden afectar su rendimiento, y en el peor de los casos su correcta funcionalidad. Es por ello que es posible afirmar que el Testing es actualmente un componente esencial tanto para el diseño como para la fabricación de circuitos integrados CIs pues en dependencia de la naturaleza del defecto y la funcionalidad del CI es el tipo de Test que se realiza. En la actualidad existen numerosos algoritmos y metodologías, que han evolucionado con el transcurrir de los años, para potenciar las tareas de detección y diagnóstico de fallas y de esta forma garantizar la confiabilidad y el buen funcionamiento del circuito. Estas herramientas se basan en modelos de fallas, encontrándose como uno de los principales el modelo Stuck-at. Con el modelado de fallas se logra que los defectos físicos puedan ser analizados desde otro punto de vista, ya sea a nivel eléctrico, lógico o funcional, disminuyendo considerablemente la complejidad de análisis. En este capítulo se mencionarán los diferentes tipos de defectos que más afectan el proceso de fabricación, así como la relación defecto-falla. Además se exponen los niveles de Testing y los modelos más empleados durante el proceso de detección y diagnóstico de falla, destacando el modelo Stuck-at. | |
dc.description.sponsorship | Universidad de Sonora. División de Ciencias Exactas y Naturales, 2023 | |
dc.format | ||
dc.language | Español | |
dc.language.iso | spa | |
dc.publisher | Universidad de Sonora | |
dc.rights | openAccess | |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0 | |
dc.subject.classification | CIRCUITOS INTEGRADOS | |
dc.subject.lcc | TK7874.P67 | |
dc.subject.lcsh | Circuitos integrados | |
dc.subject.lcsh | Interconexiones | |
dc.title | Diagnóstico de fallas del tipo Stuck-at en interconexiones para circuitos de pruebas implementados en un FPGA aplicando redes neuronales | |
dc.type | Tesis de maestría | |
dc.contributor.director | GÓMEZ FUENTES, ROBERTO;-GOFR740220HCLMNB04 | |
dc.contributor.director | NORIEGA LUNA, JOSÉ RAFAEL BENITO; 120711 | |
dc.degree.department | Departamento de Física | |
dc.degree.discipline | CIENCIAS EXACTAS Y NATURALES | |
dc.degree.grantor | Universidad de Sonora. Campus Hermosillo | |
dc.degree.level | Maestría | |
dc.degree.name | Maestría en ciencias en electrónica | |
dc.identificator | 220307 | |
dc.type.cti | masterThesis | |
Appears in Collections: | Maestría |
Files in This Item:
File | Size | Format | |
---|---|---|---|
portalesgonzalezyaikelm.pdf | 2.07 MB | Adobe PDF | View/Open |
This item is licensed under a Creative Commons License